|
:: نائب المشرف العام ::
تاريخ التسجيل: Jun 2009
الدولة: القاهرة - مصر
المشاركات: 11,652
|
|
نشاط [ ماجد عباس محمد ]
قوة السمعة:
|
|
27-03-2011, 07:47 PM
المشاركة 23
|
|
العائلات فى الدوائر المنطقية
العائلات فى الدوائر المنطقية:
كما سبق الشرح فى موضوع " مكونات الدوائر المنطقية الأساسية " يمكن تنفيذ نفس الدائرة بعدة طرق حيث بدأنا بمقاومات ثم أضفنا الثنائيات و سميت DRL اختصار منطق دايود مقاومة ، ثم حسنت بالترانزيستور وسميت DTL منطق دايود ترانزيستور وهما مازالتا مستخدمتان للآن حينما تحتاج دائرة ولا داعى لوضع متكاملة بها 4 وحدات أو تكون ظروف التشغيل لا تناسب أحد المتكاملات المعروفة.
لو نظرنا لدائرة NAND السابقة وهى العليا على اليسار ، سنجد أن لها عيبان رئيسيان
العيب الأول أن المداخل تتصل مباشرة بثنائيات سيلكون ثم وصلة ترانزيستور قاعدة – باعث BE أيضا
لو كان مصدر الإشارة مثاليا أى يحدث قصرا فعليا مع الأرضى، فلن نضمن أى الثلاث سيكون أقلهم جهدا و كما نعلم من دراسة الدوائر الإلكترونية أننا لو قمنا بقياس 10 دايودات متماثلة أو وصلات 10 ترانزيستور متماثلة فلن تجد تشابه مطلق ولكن هناك تباين طفيف. حسنا لا داعى للتجربة، سأسألك سؤالا بسيطا
كيف تعلم أى أطراف الترانزيستور الباعث و أيها المجمع؟ ستقول وصلة القاعدة مجمع تقيس أقل من وصلة القاعدة باعث!! عجبا وكلاهما من نفس الخامة ولنفس الترانزيستور! ولكن هذا يؤكد أن القيمة الفعلية تعتمد على نسبة الشوائب و أيضا درجة الحرارة ، رجاء تذكر درجة الحرارة هذه لاحقا.
هذا الحال لو مصدر الإشارة مثاليا ، فما حال المصدر العادى الذى يبقى بينه وبين الأرضى جهد صغير مثل 0.2 فولت مثلا، بالتأكيد لن يسبب قفل الترانزيستور. لعلاج هذا العيب نضع الثنائى D3 كما بالصورة الثانية.
العيب الثانى أن الخرج نقطة التقاء مقاومة المجمع مع طرف المجمع للترانزيستور.
وما الخطأ فى هذا؟؟
حسنا لا يوجد خطأ ولكنه عيب لأن الخرج عادة يتصل بحمل به مركبة سعوية أى هناك كمية من المكثفات الغير مرئية وهى سعة الخرج للترانزيستور ذاته ثم السعة بين أطراف الترانزيستور و أطراف توصيل الأرضى و أخيرا سعة الدخول للمرحلة التالية. هذه المقاومة تسبب وجود ثابت زمنى م س يبطئ من سرعة الانتقال من صفر إلى واحد والعكس.
الحل أن نستبدل هذه المرحلة بمرحلة ترانزيستور Q2 والذى يشغل Q3,Q4
حينما يكون Q2 غير متصل أى حال القطع، لن يمر تيار للترانزيستور Q4 و سيكون أيضا فى حال القطع و المقاومة R2 ستجعل Q3 فى حال التشبع كما بالرسم العلوى.
أما عندما يكون Q2 فى حال التشبع، سيكون بين المجمع والباعث CE جهد قليل جدا 0.2 فولت
هنا سيدخل الترانزيستور Q4 حال التشبع لأن قاعدته هى المسار الأقرب للأرضى و بالتالى يكون مجمع Q4 علية 0.2 فولت و بدون الثنائى D4 سيكون باعث Q3 عليه نفس جهد مجمع Q4 وهو 0.2 فولت بينما قاعدته عليها مجموع Q2 + Q4 وهو Q2 فى حال التشبع أى 0.2 فولت + القاعدة باعث Q4 فى حال التشبع وهو 0.1 أى 0.3 فولت وهو لا يكفى لجعل Q3 يدخل مرحلة التوصيل التى تبدأ عند 0.5 فولت كما بالرسم الأوسط و لزيادة التأكيد وضعنا D4 .
الآن الانتقال يتم من خلال أحد الترانزستورات لشحن المكثفات و الآخر لتفريغها كما بالرسم الأسفل.
هيه تقول الترانزيستور Q2 أين إذن Q1
لو نظرنا للدائرة الأصلية سنجد حول الثنائيات D1,D2,D3 مربع أخضر. هذه الثنائيات الثلاثة لا داعى لأن تصنع منفصلة ثم نقوم بتوصيلها حرفيا كما بالرسم، بل على العكس سيكون أسهل لو صنعنا الثلاثة مصاعد Anodes كقطعة واحدة ووفرنا مجهود التوصيل و مخاطره ، و بهذا نلاحظ أنها مكونات لترانزيستور فقط نجعل الجزء الأوسط رقيق ونستفيد من التكبير الناتج. فقط سنحتاج أن نجعل المداخل بواعث Emitters وبهذا أصبح لدينا ترانزيستور قاعدة مشتركة وله أكثر من باعث (لاحظ أن هناك دوائر متعددة المداخل) و هكذا نرى أن هذا الوضع الغير عادى للترانزيستور جاء من تسلسل الأحداث ولم يستيقظ أحدهم من كابوس فقرر أن يصنع هذا الوضع المقلوب للترانزيستور.
بقى أن نحمى الدخول من أن توصل بجهد سالب أو أعلى من قيمة التغذية Vcc ، فى هذا فهناك عدة مذاهب كوضع مقاومة و زينر أو ثنائى عادى أو مجموعة من الثنائيات. عموما ما تراه أكثر مما رسم فهو لحماية المدخل ليس إلا.
نلاحظ أن هذه الدائرة من الترانزستورات و عند توصيل مراحل على التتابع، نجد ترانزستورات الأولى "تنظر" خلال ترانزستورات الثانية أو تتحكم فيها مباشرة، من هنا سميت Transistor-Transistor-Logic TTL أى دوائر ترانزستور – ترانزيستور.
صنعت دوائر لها نفس الوظيفة من ترانزستورات موسفيت MOSFET من النوع س أو N و من النوع الموجب P و النوع الذى تفوق هو المتمم وهو المصنوع من أحدهما سالب والآخر موجب ولذا سمى Complementary MOS أو CMOS
لتسهيل التعامل مع هذه الدوائر صنعت بمواصفات محددة لكل نوع وسمى عائلة و لدينا عائلة TTL و تحتها أقسام عديدة أو عائلات فرعية تميز بالاسم و أيضا عائلة CMOS و هناك عائلة الأكثر سرعة تسمى Emitter Coupled Logic ECL
المرة القادمة إن شاء الله نتكلم عن تفاصيل هذه العائلات
|